3D IC（三维集成电路）是一种通过垂直堆叠多个芯片层实现更高集成度的半导体技术。与传统二维平面芯片不同，它突破了平面布局的物理限制，将不同功能的芯片（如逻辑、存储、传感器等）通过垂直互联技术（如TSV硅通孔）层叠封装，形成立体结构的集成电路。
体积更小：在垂直方向堆叠芯片，突破二维平面限制，大幅减少封装体积，适用于对尺寸敏感的设备（如手机、可穿戴设备）。
多功能融合：将逻辑芯片（如CPU/GPU）、存储芯片（如DRAM/Flash）、传感器等异质芯片整合在同一封装内，实现更复杂的系统级功能。
信号传输更快：芯片层间通过短距离垂直互联（如TSV硅通孔），减少信号延迟，提升数据吞吐量（如高带宽内存HBM）。
功耗降低：缩短传输路径减少能量损耗，适合对续航要求高的移动设备或高性能计算场景。
异质集成：不同工艺节点的芯片（如逻辑层用5nm、存储层用28nm）可独立优化，平衡性能与成本。
模块化扩展：通过堆叠不同功能芯片，快速迭代产品，适应多样化需求（如AI加速器的专用芯片堆叠）。
垂直散热路径：利用芯片层间的导热材料（如金属层），将热量分散导出，避免局部过热，提升可靠性。
减少封装成本：替代多芯片封装（MCP）或系统级封装（SiP），降低外部接口与组装成本。
规模化效益：通过堆叠减少芯片数量，降低整体物料成本。减少外部连接：内部垂直互联替代传统引线键合，降低机械应力与故障风险，适用于汽车、航空等高可靠性领域。
3D IC的核心组件是实现其垂直堆叠架构和高性能的关键，主要包括硅衬底（Silicon Substrate）、硅通孔（TSV，Through-Silicon Vias）、微凸点（Micro-Bumps）、芯片层（Die Layers）、键合技术（Bonding Technology）、散热结构、中介层（Interposer）。
硅衬底是基础支撑结构，承载所有芯片层和互联组件，需具备高平整度和机械强度，确保堆叠时的稳定性。
硅通孔垂直贯穿硅衬底的金属填充孔，实现芯片层间的电信号传输；直径仅数微米，需高精度制造；要填充金属（如铜）以降低电阻和信号延迟；还需解决热膨胀系数差异导致的应力问题。
![]()
微凸点作为层间机械与电气连接的接口，替代传统引线键合；间距小至数微米，密度高；材料通常为焊料（如锡铅合金）或金属柱（如铜凸点）。
芯片层是堆叠的核心功能单元，包括逻辑芯片、存储芯片、传感器等；不同工艺节点的芯片（如5nm逻辑层+28nm存储层）独立优化；堆叠实现功能扩展（如AI芯片叠加专用加速模块）。
键合技术确保芯片层间的物理连接与对齐，保活直接键合和混合键合。直接键合：如芯片-芯片键合（Face-to-Face），需原子级平整表面。混合键合：结合微凸点与直接键合，提高连接密度和可靠性。
散热结构是为了解决高密度堆叠带来的散热问题，常用的散热结构包括金属导热层和微通道散热技术。金属导热层（如铜层）可以快速导出热量；微通道散热技术（如液体冷却）可以用于极端场景。
中介层在2.5D封装中作为转接层，连接不同芯片。
Cadence Integrity 3D-IC 平台是大容量、统一的设计和分析平台，用于设计多个芯片。该平台建立在 Cadence 领先的数字实现解决方案——Innovus Implementation System 的基础上，允许系统级设计者为各种封装方式（2.5D 或 3D）规划、实现和分析任何类型的堆叠芯片系统。Integrity 3D-IC 是业界首个集成的系统和 SoC 级解决方案，能够与 Cadence 的 Virtuoso 和 Allegro 模拟与封装实现环境进行系统分析，包括协同设计。
![]()
3D IC Compiler基于新思科技的Fusion Design Platform、引擎和数据模型，在单一用户环境下提供一个综合性的端到端解决方案，具有针对先进多裸晶芯片系统设计的全套功能提供强大的三维视图功能，为2.5D/3D封装可视化提供直观的环境。
![]()
